半導體 IC 的靜電放電測試,最主要是要找出半導體 IC 對於 ESD 破壞的最高容許程度,藉以輔助電子產品提昇對於 ESD 的破壞的承受能力.但是很重要的一個認知, IC 半導體本身對 ESD 的抗禦能力提昇,並不能完全代表電子產品就可以完全通過任一電子產品的靜電放電測試規範,因為電子產品的靜電放電承受能力,除了IC 半導體靜電抗禦力外,還需要週邊電路元件、PCB Layout 、外在機構…等重要抗 ESD 因素配合,才能讓電子產品毫無問題的通過電子產品 ESD 測試規格,以提高電子產品的品質.在半導體 IC 中可以抵抗靜電放電最高的容許值,我們稱為靜電放電故障臨界電壓點 (ESD failure threshold).
Google Translate
訂閱:
張貼留言 (Atom)
熱門文章
-
IFA : (1). 倒 F 型天線屬於單極天線的特例,其特點在於位在饋入點附近的接地線段和與接地面平行的發射線段 。 (2). 倒 F 型天線形成 low profile 結構,不至突出於手機外 。 (3). 倒 F 型天線其發射場形較單極天線更接近全向性的輻射...
-
TIA-777-A Example Script Program 2006年10月31日 02:19:19 PM UUT Information: EM78908 Number of Loops per test condition will be 5 -----...
-
The following test matrix may be used to aid in pass and fail determination of the CPE’s FSK performance. Each test shall be run 10 times. ...
-
ESD 靜電放電測試 由於現在的電子產品的精緻縮小和成本的降低 , 零件製程也漸趨微小化 , 但是外在環境的靜電放電發生次數及靜電電場強度 , 並未因此而減低。相反的因為產品及零件的製程縮小 , 反而使靜電放電破壞致使產品損害的產生更加嚴重。所以現在無論是產品製造商或零件元...
-
當設計有 RF 元件的 PCB 時 , 應該總是採用一個可靠的地線層。其目的是在電路中建立一個有效的 0 V 電位點 , 使所有的器件容易去耦。供電電源的 0 V 端子應直接連接在此地線層。由於地線層的低阻抗 , 已被去耦的兩個節點間將不會產生信號耦合。對於板上多個信號幅...

沒有留言:
張貼留言