半導體 IC 的靜電放電測試,最主要是要找出半導體 IC 對於 ESD 破壞的最高容許程度,藉以輔助電子產品提昇對於 ESD 的破壞的承受能力.但是很重要的一個認知, IC 半導體本身對 ESD 的抗禦能力提昇,並不能完全代表電子產品就可以完全通過任一電子產品的靜電放電測試規範,因為電子產品的靜電放電承受能力,除了IC 半導體靜電抗禦力外,還需要週邊電路元件、PCB Layout 、外在機構…等重要抗 ESD 因素配合,才能讓電子產品毫無問題的通過電子產品 ESD 測試規格,以提高電子產品的品質.在半導體 IC 中可以抵抗靜電放電最高的容許值,我們稱為靜電放電故障臨界電壓點 (ESD failure threshold).
Google Translate
訂閱:
張貼留言 (Atom)
熱門文章
-
一、靜電線應包括兩條: 1.ESD Line:與廠內地梉相連. 2.AC Ground Line:與電源地線相連且必須以夾具相接,禁止使用纏繞方式相接. 二、靜電接地檢驗主要包括以下四各方面 1.地梉接地性能測試. 2. ESD線量測. 3.各種設備保護接地測試,其包...
-
頻譜分析儀 解析頻寬 (Resolution Bandwidth, RBW) 濾波器 RBW 濾波器也稱中頻濾波器,他的作用是將 RF 頻率與本地振盪頻率相檢的信號,也就是所謂的 IF 信號,由混波器產生的眾多頻率中過濾出來。使用者可藉由頻譜分析一面板上的 RBW 控制鈕選擇不同...
-
SPI 介面:此類介面是絕大多數 MCU 都提供的一種最基本通訊方式,其資料傳輸採用同步時鐘來控制,信號包括: SDI (串列資料登錄)、 SDO (串列資料 輸出)、 SCLK (串列時鐘)及 Ready 信號;有些情況下則可能沒有 Ready 信號;此類介面可以工作在...
-
HBM 其國際參考測試標準可參考下標準規範 : 1). US MIL-STD-883E Method 3015.7 notice 8. 2). ESD ASSOCIATION STM5.1-2001. 3). JEDEC EIA/JESD22-A114-B. 4). Au...
-
客訴不良原因分類 : A: 外觀問題 Describe A01 Chip Chipping 缺角 , 裂痕 A02 Chip 外傷 ( 刮壓傷 ) A03 Chip 護層崩裂 A04 Edge Die ...
沒有留言:
張貼留言