PCB Layout 對 ESD 的防制

PCB的設計在提高系統對 ESD 防制能力有著很重要的作用,在 PCB 上的走線通常是產生 EMI 的發射天線,為了把這些天線的耦合降低, PCB track 走線長度要求盡可能的短,且繞線包圍的面積要越小越好。PCB 的佈置應該要盡量避免將敏感的 IC 或電子元件器件直接連到容易發生靜電放電的連接器端子上,或是應在連接器端子引線上增加串聯電阻、分流或電壓箝位電路…等保護措施,使電路對靜電放電敏感度降低,並進行隔離而得到保護。
PCB 佈線需要注意抗瞬間狀態衝擊的設計,因為 ESD 在產生的瞬間狀態下可能在 1ns 內就會達到峰值,在 1cm 長的引線上就能產生 80V 的電壓和 10A 以上電流的脈衝。因此 PCB 設計時必須減小信號線以及信號回路 GND 間的寄生電感量,並可以儘量縮短走線長度並加大信號線銅薄寬度,以避免 ESD 的破壞影響。以下的舉例就是幾個 PCB Layout 佈局走線重點,請參考:
a. PCB 板邊(包括通孔 Via 邊緣),與其它佈線之間的距離應大於 0.3mm。
b. PCB 的板邊最好能全部用 GND 走線包圍。
c. GND 與其它佈線之間的距離保持在 0.2mm〜0.3mm。
d. 電池電壓 VBAT 與其它佈線之間的距離保持在 0.2mm〜0.3mm。
e. 重要的走線如 Reset、Clock 等與其它佈線之間的距離應大於 0.3mm。
f. 大功率的走線如 PA 等與其它佈線之間的距離要保持在 0.2mm〜0.3mm。
g. 不同層的 GND 之間應有盡可能多的 GND Via 通孔相連。
h. 在最後的 GND 鋪地時應盡量避免尖角,有尖角則應盡量使其平滑。