1. 天線匹配電路: 由於PCB 材質及天線式樣的變異及不同因此PCB Layout 必須預留Π型電路以作為天線阻抗調整，使特性達最佳化 。
2. RFIC 阻抗匹配電路: 此匹配電路可使IC 特性達最佳化
3. RFIC Grounding system: 由於RFIC 感度高為使IC 特性達最佳化情況下因此接地系統必須列入考慮的主要因素，於PCB-Top 與 Bottom 間RFIC-GND 之高頻阻抗為0 之條件下其導通孔(Via)至少4 個, 在PCB 之Bottom 的GND 環路中儘可能的使RFIC 端與MCU 系統端的GND 成ㄧ迴路且儘可能的加大使之連成ㄧ片，【勿使用較小(細)的走線】以降低MCU 系統與RFIC-GND 之高頻阻抗.
這是 Molex Liao 的通訊部落格,這裏記錄了我的點點滴滴外. 還有一些通訊及電子技術的研究心得以及一些訓練管理資料,例如 Caller ID、GPS、Bluetooth、2.4G RF、EMC、ESD、Telephone、Touch pad/Touch key、Mouse、OFN 和人資與訓練管理、TTQS..等等. 歡迎您來一起分享!!
熱門文章
-
IFA : (1). 倒 F 型天線屬於單極天線的特例，其特點在於位在饋入點附近的接地線段和與接地面平行的發射線段 。 (2). 倒 F 型天線形成 low profile 結構，不至突出於手機外 。 (3). 倒 F 型天線其發射場形較單極天線更接近全向性的輻射...
-
The following test matrix may be used to aid in pass and fail determination of the CPE’s FSK performance. Each test shall be run 10 times. ...
-
TIA-777-A Example Script Program 2006年10月31日 02:19:19 PM UUT Information: EM78908 Number of Loops per test condition will be 5 -----...
-
ESD 靜電放電測試 由於現在的電子產品的精緻縮小和成本的降低 , 零件製程也漸趨微小化 , 但是外在環境的靜電放電發生次數及靜電電場強度 , 並未因此而減低。相反的因為產品及零件的製程縮小 , 反而使靜電放電破壞致使產品損害的產生更加嚴重。所以現在無論是產品製造商或零件元... -
當設計有 RF 元件的 PCB 時 , 應該總是採用一個可靠的地線層。其目的是在電路中建立一個有效的 0 V 電位點 , 使所有的器件容易去耦。供電電源的 0 V 端子應直接連接在此地線層。由於地線層的低阻抗 , 已被去耦的兩個節點間將不會產生信號耦合。對於板上多個信號幅...
沒有留言:
張貼留言