瑞薩開發新款32位元RX系列CPU核心

       瑞薩電子(Renesas Electronics)宣佈開發新款高效能32位元 RX CPU 核心 RXv2 ，適用於消費性產品、工業及辦公室設備領域的嵌入式裝置。新款 RXv2 核心具備從3.2至4.0 Coremark MHz或2.0 DMIPS/MHz的更高效能，40nm製程產品的最高頻率為300MHz。
      該產品亦將具備先進的 DSP 與 FPU 功能。此全新的核心架構將有助於客戶尋求在整合單一MCU 平台上具備高效能運算、DSP與FPU功能的產品應用，例如工廠自動化、馬達控制、訊號分析、音訊過濾、影像處理以及通訊連線等應用。
      RXv2 核心向下相容於配備在現有RX系列32位元 CISC (複雜指令集電腦)微控制器(MCU)的瑞薩 RXv1 CPU 核心。 RXv2 包含 RXv1 核心的所有指令集，因此針對 RXv1 開發的應用程式碼將可相容於此新核心。
      RXv1 核心結合 CISC MCU 執行複雜指令的能力所帶來的高處理特性，以及針對其他瑞薩MCU系列而開發的RISC (精簡指令集電腦)精簡技術。特別是CISC的功能(例如可變位元組指令)結合RISC的功能(例如通用暫存器機器、哈佛(Harvard)架構及五級深 度管線)。RXv2核心充分運用此架構並透過雙重發送管線結構與先進擷取單元(AFU)，提供更強大的運算效能、電源效率及高程式碼效率。
      目前市場對於以單晶片 MCU 提供更高處理效能的需求持續增加，這些 MCU 將用於嵌入式裝置，以提供更高的附加價值並因應日趨複雜的系統。特別是工業與辦公室設備領域中的馬達控制與機械控制應用，需要更高的 CPU 處理效能，以達到更優異的即時效能並提高穩定性。同時，降低耗電量一向是重要的議題。提高運作頻率是提升效能的常見方法，但只是提高頻率也會增加作業電流 並帶來多項負面效果，例如必須重新設計供電電路以及隨之而來的系統電路板上的雜訊干擾問題。結果將導致整體系統成本增加，並使開發所需的時間延長。瑞薩已 開發新款 RXv2 核心可避免面對上述問題，並保留與 RXv1 核心的向下相容性，同時提供更強大的 CPU 效能並降低耗電量。
 
RXv2 核心的主要功能：
　 　‧優異的運算效能：所有 RX 系列 CPU (包括新款 RXv2 核心)的共同功能為具備浮點單元(FPU)，這對於需要即時進行數值分析的工作而言非常重要，例如多媒體處理與馬達控制。雖然大多數 CPU 皆整合協同處理器類型的 FPU ，但是 RX 系列 CPU 利用的是採用通用暫存器的指令集以執行 FPU 運算。此 FPU 同時具備強化的管線處理結構並可縮短執行時間。 RXv2 藉由增加 DSP 指令並加速單精密度浮點指令的運算時間，因此可獲得更高的運算效能。 RXv2 具備兩個專屬的72位元累加器(RXv1具備單一64位元累加器)及一個單週期 MAC 指令，可提升 DSP 功能並使 DSP 能夠彈性處理32位元整數乘法累加運算。另外， RXv2 可同時執行 DSP / FPU 運算與記憶體存取，大幅提升訊號處理能力。
搭配使用IAR Systems的C編譯器時，RXv2核心可提供超過4.0 Coremark /MHz的效能。以相同頻率運作時，相較於現有的RXv1，這相當於提升25%的效能(目標值)。
　 　‧提升電源效率：在MCU運作時，大多數的耗電量耗用在CPU與記憶體之間的通路。因此，在嘗試提升處理器效能時，最佳化記憶體介面是極為重要的計畫。 此外，如果記憶體的運作速度提升，將因為需要插入等待狀態，故很難從CPU取得最大的處理效能。RXv2核心的架構允許最高300 MHz的運作頻率並包含新的AFU，可為晶片內建快閃記憶體最佳化等候狀態並提供快速的分支處理。為晶片內建快閃記憶體最佳化RXv2核心的AFU可確實 減少快取運作時的記憶體存取次數，不僅將大幅減少耗電量，並可減少等待狀態與分支處理產生的無效計時。透過上述方式，可同時減少耗電量並提升記憶體存取效 能。相較於採用90 nm製程的瑞薩RXv1核心，採用先進40 nm製程的新款RXv2核心可減少40%的耗電量。
　　‧ 高程式碼效率：在嵌入式領域中，減少使用的記憶體區域以降低成本是很重要的，因此瑞薩RX系列CPU使用小型CISC架構以及指令程式碼大小與RISC處 理器相當的選擇性指令集。為了以RXv2核心達到更高的效率，瑞薩分析實際的應用程式最常使用哪些指令與定址模式，然後將短指令程式碼指派至最常使用的指 令中，並採用高效率的三運算元格式。相較於典型的RISC架構，如此最高可提升30%的程式碼效率。
        開發環境是徹底發揮 CPU 處理效能的關鍵要素，而且高效能的C編譯器也非常重要。針對上述要素，瑞薩與 IAR Systems 從 RXv2 核心的開發階段起密切合作，協助 IAR Systems 同時發佈其 IAR Embedded Workbench for RX 並且支援新款 RXv2 CPU 核心，使系統設計師可從早期階段開始開發作業。 IAR Embedded Workbench for RX 是 IAR Systems 推出的整合開發環境，可實現超過4.0 Coremark / MHz的效能，讓系統設計師能夠徹底發揮 RXv2 核心的效能潛力。
       瑞薩同時提供 DSP 程式庫並透過以 Eclipse 為基礎的整合開發環境(IDE) e2 studio ，為C編譯器、作業系統及中介軟體提供支援。如此可協助系統設計師大幅降低在開發初始階段的投資。瑞薩目前也準備提供 RX 軟體套件，其中包括評估板與作業系統、中介軟體與週邊驅動程式，搭配採用 RXv2 的 MCU 。瑞薩同時持續強化與供應作業系統及中介軟體的合作夥伴之間的合作關係。上述所有努力皆有助於提升客戶的開發效率。
瑞薩計劃將於會計年度2014第一季開始供應 RXv2 核心之 MCU 與軟體套件。

此文章源自《電子工程專輯》網站:
http://www.eettaiwan.com/ART_8800693809_622964_NP_848a5b5b.HTM