|
|
大陸
|
美國
|
|
OSI
|
-
|
<= 300ms(may)
|
|
W
|
0 ~ 60ms
|
0 ~60ms(w/o OSI)
90 ~110ms(w/ OSI)
|
|
SAS (X)
|
400ms
|
250 ~ 1000ms
|
|
X1
|
0 ~ 50ms
|
0 ~ 50ms
|
|
CAS (Y)
|
80 ~ 85ms
|
80 ~ 85ms
|
|
t1
(ACK)
|
160 ± 5ms
(55 ~ 65ms)
|
<= 100ms
(55 ~ 65ms)
|
|
Q
|
50 ~ 100ms
|
50 ~ 100ms(recom.)
50 ~ 500ms(allow)
|
|
FSK (Z)
|
by data
|
by data
|
|
S
|
0 ~120ms
|
<=50ms
|
這是 Molex Liao 的通訊部落格,這裏記錄了我的點點滴滴外. 還有一些通訊及電子技術的研究心得以及一些訓練管理資料,例如 Caller ID、GPS、Bluetooth、2.4G RF、EMC、ESD、Telephone、Touch pad/Touch key、Mouse、OFN 和人資與訓練管理、TTQS..等等. 歡迎您來一起分享!!
2013年2月27日 星期三
CIDCW 規格
訂閱：
張貼留言 (Atom)
熱門文章
-
IFA : (1). 倒 F 型天線屬於單極天線的特例，其特點在於位在饋入點附近的接地線段和與接地面平行的發射線段 。 (2). 倒 F 型天線形成 low profile 結構，不至突出於手機外 。 (3). 倒 F 型天線其發射場形較單極天線更接近全向性的輻射...
-
The following test matrix may be used to aid in pass and fail determination of the CPE’s FSK performance. Each test shall be run 10 times. ...
-
TIA-777-A Example Script Program 2006年10月31日 02:19:19 PM UUT Information: EM78908 Number of Loops per test condition will be 5 -----...
-
ESD 靜電放電測試 由於現在的電子產品的精緻縮小和成本的降低 , 零件製程也漸趨微小化 , 但是外在環境的靜電放電發生次數及靜電電場強度 , 並未因此而減低。相反的因為產品及零件的製程縮小 , 反而使靜電放電破壞致使產品損害的產生更加嚴重。所以現在無論是產品製造商或零件元... -
當設計有 RF 元件的 PCB 時 , 應該總是採用一個可靠的地線層。其目的是在電路中建立一個有效的 0 V 電位點 , 使所有的器件容易去耦。供電電源的 0 V 端子應直接連接在此地線層。由於地線層的低阻抗 , 已被去耦的兩個節點間將不會產生信號耦合。對於板上多個信號幅...
沒有留言:
張貼留言